전자의 스핀을 이용하여 저전력 논리 소자 개발 - N형, P형 반도체 기능을 모두 수행하는 스핀 트랜지스터 개발 - 반도체 공정을 획기적으로 줄이면서 비메모리 반도체 분야에 응용 가능 국제전기전자기술자협회(IEEE)를 주축으로 이뤄진 국제 디바이스·시스템(IRDS) 로드맵이 발간한 기술 백서에 따르면 현재 반도체 생산에 활용되고 있는 상보성 금속산화막 반도체(Complementary Metal？Oxide Semiconductor, CMOS*) 공정기술은 2024년을 기점으로 더 이상 발전이 없을 것으로 예상됐다. 따라서 포스트 CMOS와 ‘모어 무어(More Moore)’시대를 열기 위한 연구가 대두되고 있는데, 최근 국내 연구진이 전자의 스핀을 이용하여 현재 반도체 집적회로인 CMOS를 대체할 수 있는 방법을 개발했다고 밝혔다. *CMOS(상보성 금속산화막 반도체) : 집적 회로의 한 종류로, 마이크로프로세서나 SRAM 등의 디지털 회로를 구성하는 데에 이용된다. 양(+)의 전하를 이용하는 P형 트랜지스터(p-MOS)와 음(-)의 전하를 이용하는 N형 트랜지스터(n-MOS)를 동일 칩에 넣어 양자가 상보적으로 동작하도록 하여 전력소모를 낮추는 방식 한국과학기술연구원(KIST, 원장 이병권) 스핀융합연구단 구현철 박사팀은 기존 반도체 기술인 CMOS에서 반드시 필요했던 N형, P형 트랜지스터의 별도 제작 없이, 전자의 스핀특성을 이용하여 두 가지 기능을 모두 수행하는 트랜지스터를 구현하였다. 그동안 스핀트랜지스터는 상당한 잠재력을 가지고 있었지만 CMOS 로직 소자로의 동작을 보여주지 못했었다. 연구진은 전자의 스핀이 가지고 있는 평행/반평행 성질을 이용하여 CMOS 로직 소자 동작을 구현하였으며 관련 특허를 국내외에 출원했다. 이번 연구성과는 과학저널인 ‘사이언티픽 리포트(Scientific Reports)’ 紙에 4월 21일(한국시간)자로 온라인 게재되었다. 스핀트랜지스터 기술은 그동안 반도체가 전자의 전하만을 이용할 수 있었던 것에 비해, 전하와 동시에 전자의 스핀을 이용하여 정보를 저장 또는 처리하는 신기술로서, 기존 반도체의 한계를 극복한 비휘발성의 초고속, 초저전력의 전자소자 개발이 가능해진다. 본 연구진에 의해 최초로(2009년 Science紙 게재**) 제안된 이 트랜지스터는, 그러나 실제 회로에 응용하기 위해서 N형, P형 트랜지스터를 모두 구현해야하는 여러 가지 어려움이 있었다. **Control of Spin Precession in a Spin-Injected Field Effect Transistor (Science紙, 2009년 9월 18일) 트랜지스터를 컴퓨터 중앙처리 장치와 같이 실제 로직소자에 응용하기 위해서는 N형(-), P형(+) 트랜지스터를 모두 이용해야하는데 제작과정에 많은 공정과 비용이 필요하다. 특히 스핀트랜지스터는 제작에도 많은 노하우가 필요할 뿐 아니라 N형, P형을 별도로 제작하는 연구는 전무했다. 이번 연구결과는 트랜지스터의 입력부와 출력부를 서로 같은 자화 방향으로 만들거나 서로 반대의 자화 방향으로 만들어 각각 N형과 P형의 기능을 모두 구현함으로써 특별한 도핑과정 없이 두 가지 역할을 모두 수행하는 트랜지스터를 개발한 것이다. 이러한 기술은 향후 상용화가 된다면 세계 수준인 반도체 메모리 기술에 비해 취약한 국내 시스템 반도체(비메모리) 분야에 다양하게 이용될 수 있으며 이 기술이 가진 초고속, 초절전 특성으로 인해 다양한 전자기기, 특히 모바일 기기에 응용될 것으로 기대된다. KIST 구현철 박사는 “현재 스핀트랜지스터 기술은 시작하는 단계에 있지만 이를 이용한 로직소자가 개발되면 전력손실이 거의 없고 초고속으로 작동할 것이다.”라며, “향후 정보처리 소자는 물론 메모리와 로직을 융합한 모바일용 소자에도 응용이 가능할 것이다” 라고 밝혔다. 본 연구는 미래창조과학부(장관 최양희) 지원으로 KIST 기관고유사업과 연구재단 중견연구사업으로 수행되었다. <그림 설명> <그림 1> CMOS 동작을 위한 평행형 (N형기능), 반평행형(P형기능) 스핀 트랜지스터 <그림 2> 스핀 트랜지스터를 이용한 CMOS 소자 (좌) 및 신호 (우). P-형 트랜지스터(우 상단)와 N-형 트랜지스터(우 하단)의 기능을 전자의 스핀을 이용하여 보여주고 있다.

전자의 스핀을 이용하여 저전력 논리 소자 개발 - N형, P형 반도체 기능을 모두 수행하는 스핀 트랜지스터 개발 - 반도체 공정을 획기적으로 줄이면서 비메모리 반도체 분야에 응용 가능 국제전기전자기술자협회(IEEE)를 주축으로 이뤄진 국제 디바이스·시스템(IRDS) 로드맵이 발간한 기술 백서에 따르면 현재 반도체 생산에 활용되고 있는 상보성 금속산화막 반도체(Complementary Metal？Oxide Semiconductor, CMOS*) 공정기술은 2024년을 기점으로 더 이상 발전이 없을 것으로 예상됐다. 따라서 포스트 CMOS와 ‘모어 무어(More Moore)’시대를 열기 위한 연구가 대두되고 있는데, 최근 국내 연구진이 전자의 스핀을 이용하여 현재 반도체 집적회로인 CMOS를 대체할 수 있는 방법을 개발했다고 밝혔다. *CMOS(상보성 금속산화막 반도체) : 집적 회로의 한 종류로, 마이크로프로세서나 SRAM 등의 디지털 회로를 구성하는 데에 이용된다. 양(+)의 전하를 이용하는 P형 트랜지스터(p-MOS)와 음(-)의 전하를 이용하는 N형 트랜지스터(n-MOS)를 동일 칩에 넣어 양자가 상보적으로 동작하도록 하여 전력소모를 낮추는 방식 한국과학기술연구원(KIST, 원장 이병권) 스핀융합연구단 구현철 박사팀은 기존 반도체 기술인 CMOS에서 반드시 필요했던 N형, P형 트랜지스터의 별도 제작 없이, 전자의 스핀특성을 이용하여 두 가지 기능을 모두 수행하는 트랜지스터를 구현하였다. 그동안 스핀트랜지스터는 상당한 잠재력을 가지고 있었지만 CMOS 로직 소자로의 동작을 보여주지 못했었다. 연구진은 전자의 스핀이 가지고 있는 평행/반평행 성질을 이용하여 CMOS 로직 소자 동작을 구현하였으며 관련 특허를 국내외에 출원했다. 이번 연구성과는 과학저널인 ‘사이언티픽 리포트(Scientific Reports)’ 紙에 4월 21일(한국시간)자로 온라인 게재되었다. 스핀트랜지스터 기술은 그동안 반도체가 전자의 전하만을 이용할 수 있었던 것에 비해, 전하와 동시에 전자의 스핀을 이용하여 정보를 저장 또는 처리하는 신기술로서, 기존 반도체의 한계를 극복한 비휘발성의 초고속, 초저전력의 전자소자 개발이 가능해진다. 본 연구진에 의해 최초로(2009년 Science紙 게재**) 제안된 이 트랜지스터는, 그러나 실제 회로에 응용하기 위해서 N형, P형 트랜지스터를 모두 구현해야하는 여러 가지 어려움이 있었다. **Control of Spin Precession in a Spin-Injected Field Effect Transistor (Science紙, 2009년 9월 18일) 트랜지스터를 컴퓨터 중앙처리 장치와 같이 실제 로직소자에 응용하기 위해서는 N형(-), P형(+) 트랜지스터를 모두 이용해야하는데 제작과정에 많은 공정과 비용이 필요하다. 특히 스핀트랜지스터는 제작에도 많은 노하우가 필요할 뿐 아니라 N형, P형을 별도로 제작하는 연구는 전무했다. 이번 연구결과는 트랜지스터의 입력부와 출력부를 서로 같은 자화 방향으로 만들거나 서로 반대의 자화 방향으로 만들어 각각 N형과 P형의 기능을 모두 구현함으로써 특별한 도핑과정 없이 두 가지 역할을 모두 수행하는 트랜지스터를 개발한 것이다. 이러한 기술은 향후 상용화가 된다면 세계 수준인 반도체 메모리 기술에 비해 취약한 국내 시스템 반도체(비메모리) 분야에 다양하게 이용될 수 있으며 이 기술이 가진 초고속, 초절전 특성으로 인해 다양한 전자기기, 특히 모바일 기기에 응용될 것으로 기대된다. KIST 구현철 박사는 “현재 스핀트랜지스터 기술은 시작하는 단계에 있지만 이를 이용한 로직소자가 개발되면 전력손실이 거의 없고 초고속으로 작동할 것이다.”라며, “향후 정보처리 소자는 물론 메모리와 로직을 융합한 모바일용 소자에도 응용이 가능할 것이다” 라고 밝혔다. 본 연구는 미래창조과학부(장관 최양희) 지원으로 KIST 기관고유사업과 연구재단 중견연구사업으로 수행되었다. <그림 설명> <그림 1> CMOS 동작을 위한 평행형 (N형기능), 반평행형(P형기능) 스핀 트랜지스터 <그림 2> 스핀 트랜지스터를 이용한 CMOS 소자 (좌) 및 신호 (우). P-형 트랜지스터(우 상단)와 N-형 트랜지스터(우 하단)의 기능을 전자의 스핀을 이용하여 보여주고 있다.

전자의 스핀을 이용하여 저전력 논리 소자 개발 - N형, P형 반도체 기능을 모두 수행하는 스핀 트랜지스터 개발 - 반도체 공정을 획기적으로 줄이면서 비메모리 반도체 분야에 응용 가능 국제전기전자기술자협회(IEEE)를 주축으로 이뤄진 국제 디바이스·시스템(IRDS) 로드맵이 발간한 기술 백서에 따르면 현재 반도체 생산에 활용되고 있는 상보성 금속산화막 반도체(Complementary Metal？Oxide Semiconductor, CMOS*) 공정기술은 2024년을 기점으로 더 이상 발전이 없을 것으로 예상됐다. 따라서 포스트 CMOS와 ‘모어 무어(More Moore)’시대를 열기 위한 연구가 대두되고 있는데, 최근 국내 연구진이 전자의 스핀을 이용하여 현재 반도체 집적회로인 CMOS를 대체할 수 있는 방법을 개발했다고 밝혔다. *CMOS(상보성 금속산화막 반도체) : 집적 회로의 한 종류로, 마이크로프로세서나 SRAM 등의 디지털 회로를 구성하는 데에 이용된다. 양(+)의 전하를 이용하는 P형 트랜지스터(p-MOS)와 음(-)의 전하를 이용하는 N형 트랜지스터(n-MOS)를 동일 칩에 넣어 양자가 상보적으로 동작하도록 하여 전력소모를 낮추는 방식 한국과학기술연구원(KIST, 원장 이병권) 스핀융합연구단 구현철 박사팀은 기존 반도체 기술인 CMOS에서 반드시 필요했던 N형, P형 트랜지스터의 별도 제작 없이, 전자의 스핀특성을 이용하여 두 가지 기능을 모두 수행하는 트랜지스터를 구현하였다. 그동안 스핀트랜지스터는 상당한 잠재력을 가지고 있었지만 CMOS 로직 소자로의 동작을 보여주지 못했었다. 연구진은 전자의 스핀이 가지고 있는 평행/반평행 성질을 이용하여 CMOS 로직 소자 동작을 구현하였으며 관련 특허를 국내외에 출원했다. 이번 연구성과는 과학저널인 ‘사이언티픽 리포트(Scientific Reports)’ 紙에 4월 21일(한국시간)자로 온라인 게재되었다. 스핀트랜지스터 기술은 그동안 반도체가 전자의 전하만을 이용할 수 있었던 것에 비해, 전하와 동시에 전자의 스핀을 이용하여 정보를 저장 또는 처리하는 신기술로서, 기존 반도체의 한계를 극복한 비휘발성의 초고속, 초저전력의 전자소자 개발이 가능해진다. 본 연구진에 의해 최초로(2009년 Science紙 게재**) 제안된 이 트랜지스터는, 그러나 실제 회로에 응용하기 위해서 N형, P형 트랜지스터를 모두 구현해야하는 여러 가지 어려움이 있었다. **Control of Spin Precession in a Spin-Injected Field Effect Transistor (Science紙, 2009년 9월 18일) 트랜지스터를 컴퓨터 중앙처리 장치와 같이 실제 로직소자에 응용하기 위해서는 N형(-), P형(+) 트랜지스터를 모두 이용해야하는데 제작과정에 많은 공정과 비용이 필요하다. 특히 스핀트랜지스터는 제작에도 많은 노하우가 필요할 뿐 아니라 N형, P형을 별도로 제작하는 연구는 전무했다. 이번 연구결과는 트랜지스터의 입력부와 출력부를 서로 같은 자화 방향으로 만들거나 서로 반대의 자화 방향으로 만들어 각각 N형과 P형의 기능을 모두 구현함으로써 특별한 도핑과정 없이 두 가지 역할을 모두 수행하는 트랜지스터를 개발한 것이다. 이러한 기술은 향후 상용화가 된다면 세계 수준인 반도체 메모리 기술에 비해 취약한 국내 시스템 반도체(비메모리) 분야에 다양하게 이용될 수 있으며 이 기술이 가진 초고속, 초절전 특성으로 인해 다양한 전자기기, 특히 모바일 기기에 응용될 것으로 기대된다. KIST 구현철 박사는 “현재 스핀트랜지스터 기술은 시작하는 단계에 있지만 이를 이용한 로직소자가 개발되면 전력손실이 거의 없고 초고속으로 작동할 것이다.”라며, “향후 정보처리 소자는 물론 메모리와 로직을 융합한 모바일용 소자에도 응용이 가능할 것이다” 라고 밝혔다. 본 연구는 미래창조과학부(장관 최양희) 지원으로 KIST 기관고유사업과 연구재단 중견연구사업으로 수행되었다. <그림 설명> <그림 1> CMOS 동작을 위한 평행형 (N형기능), 반평행형(P형기능) 스핀 트랜지스터 <그림 2> 스핀 트랜지스터를 이용한 CMOS 소자 (좌) 및 신호 (우). P-형 트랜지스터(우 상단)와 N-형 트랜지스터(우 하단)의 기능을 전자의 스핀을 이용하여 보여주고 있다.

전자의 스핀을 이용하여 저전력 논리 소자 개발 - N형, P형 반도체 기능을 모두 수행하는 스핀 트랜지스터 개발 - 반도체 공정을 획기적으로 줄이면서 비메모리 반도체 분야에 응용 가능 국제전기전자기술자협회(IEEE)를 주축으로 이뤄진 국제 디바이스·시스템(IRDS) 로드맵이 발간한 기술 백서에 따르면 현재 반도체 생산에 활용되고 있는 상보성 금속산화막 반도체(Complementary Metal？Oxide Semiconductor, CMOS*) 공정기술은 2024년을 기점으로 더 이상 발전이 없을 것으로 예상됐다. 따라서 포스트 CMOS와 ‘모어 무어(More Moore)’시대를 열기 위한 연구가 대두되고 있는데, 최근 국내 연구진이 전자의 스핀을 이용하여 현재 반도체 집적회로인 CMOS를 대체할 수 있는 방법을 개발했다고 밝혔다. *CMOS(상보성 금속산화막 반도체) : 집적 회로의 한 종류로, 마이크로프로세서나 SRAM 등의 디지털 회로를 구성하는 데에 이용된다. 양(+)의 전하를 이용하는 P형 트랜지스터(p-MOS)와 음(-)의 전하를 이용하는 N형 트랜지스터(n-MOS)를 동일 칩에 넣어 양자가 상보적으로 동작하도록 하여 전력소모를 낮추는 방식 한국과학기술연구원(KIST, 원장 이병권) 스핀융합연구단 구현철 박사팀은 기존 반도체 기술인 CMOS에서 반드시 필요했던 N형, P형 트랜지스터의 별도 제작 없이, 전자의 스핀특성을 이용하여 두 가지 기능을 모두 수행하는 트랜지스터를 구현하였다. 그동안 스핀트랜지스터는 상당한 잠재력을 가지고 있었지만 CMOS 로직 소자로의 동작을 보여주지 못했었다. 연구진은 전자의 스핀이 가지고 있는 평행/반평행 성질을 이용하여 CMOS 로직 소자 동작을 구현하였으며 관련 특허를 국내외에 출원했다. 이번 연구성과는 과학저널인 ‘사이언티픽 리포트(Scientific Reports)’ 紙에 4월 21일(한국시간)자로 온라인 게재되었다. 스핀트랜지스터 기술은 그동안 반도체가 전자의 전하만을 이용할 수 있었던 것에 비해, 전하와 동시에 전자의 스핀을 이용하여 정보를 저장 또는 처리하는 신기술로서, 기존 반도체의 한계를 극복한 비휘발성의 초고속, 초저전력의 전자소자 개발이 가능해진다. 본 연구진에 의해 최초로(2009년 Science紙 게재**) 제안된 이 트랜지스터는, 그러나 실제 회로에 응용하기 위해서 N형, P형 트랜지스터를 모두 구현해야하는 여러 가지 어려움이 있었다. **Control of Spin Precession in a Spin-Injected Field Effect Transistor (Science紙, 2009년 9월 18일) 트랜지스터를 컴퓨터 중앙처리 장치와 같이 실제 로직소자에 응용하기 위해서는 N형(-), P형(+) 트랜지스터를 모두 이용해야하는데 제작과정에 많은 공정과 비용이 필요하다. 특히 스핀트랜지스터는 제작에도 많은 노하우가 필요할 뿐 아니라 N형, P형을 별도로 제작하는 연구는 전무했다. 이번 연구결과는 트랜지스터의 입력부와 출력부를 서로 같은 자화 방향으로 만들거나 서로 반대의 자화 방향으로 만들어 각각 N형과 P형의 기능을 모두 구현함으로써 특별한 도핑과정 없이 두 가지 역할을 모두 수행하는 트랜지스터를 개발한 것이다. 이러한 기술은 향후 상용화가 된다면 세계 수준인 반도체 메모리 기술에 비해 취약한 국내 시스템 반도체(비메모리) 분야에 다양하게 이용될 수 있으며 이 기술이 가진 초고속, 초절전 특성으로 인해 다양한 전자기기, 특히 모바일 기기에 응용될 것으로 기대된다. KIST 구현철 박사는 “현재 스핀트랜지스터 기술은 시작하는 단계에 있지만 이를 이용한 로직소자가 개발되면 전력손실이 거의 없고 초고속으로 작동할 것이다.”라며, “향후 정보처리 소자는 물론 메모리와 로직을 융합한 모바일용 소자에도 응용이 가능할 것이다” 라고 밝혔다. 본 연구는 미래창조과학부(장관 최양희) 지원으로 KIST 기관고유사업과 연구재단 중견연구사업으로 수행되었다. <그림 설명> <그림 1> CMOS 동작을 위한 평행형 (N형기능), 반평행형(P형기능) 스핀 트랜지스터 <그림 2> 스핀 트랜지스터를 이용한 CMOS 소자 (좌) 및 신호 (우). P-형 트랜지스터(우 상단)와 N-형 트랜지스터(우 하단)의 기능을 전자의 스핀을 이용하여 보여주고 있다.

전자의 스핀을 이용하여 저전력 논리 소자 개발 - N형, P형 반도체 기능을 모두 수행하는 스핀 트랜지스터 개발 - 반도체 공정을 획기적으로 줄이면서 비메모리 반도체 분야에 응용 가능 국제전기전자기술자협회(IEEE)를 주축으로 이뤄진 국제 디바이스·시스템(IRDS) 로드맵이 발간한 기술 백서에 따르면 현재 반도체 생산에 활용되고 있는 상보성 금속산화막 반도체(Complementary Metal？Oxide Semiconductor, CMOS*) 공정기술은 2024년을 기점으로 더 이상 발전이 없을 것으로 예상됐다. 따라서 포스트 CMOS와 ‘모어 무어(More Moore)’시대를 열기 위한 연구가 대두되고 있는데, 최근 국내 연구진이 전자의 스핀을 이용하여 현재 반도체 집적회로인 CMOS를 대체할 수 있는 방법을 개발했다고 밝혔다. *CMOS(상보성 금속산화막 반도체) : 집적 회로의 한 종류로, 마이크로프로세서나 SRAM 등의 디지털 회로를 구성하는 데에 이용된다. 양(+)의 전하를 이용하는 P형 트랜지스터(p-MOS)와 음(-)의 전하를 이용하는 N형 트랜지스터(n-MOS)를 동일 칩에 넣어 양자가 상보적으로 동작하도록 하여 전력소모를 낮추는 방식 한국과학기술연구원(KIST, 원장 이병권) 스핀융합연구단 구현철 박사팀은 기존 반도체 기술인 CMOS에서 반드시 필요했던 N형, P형 트랜지스터의 별도 제작 없이, 전자의 스핀특성을 이용하여 두 가지 기능을 모두 수행하는 트랜지스터를 구현하였다. 그동안 스핀트랜지스터는 상당한 잠재력을 가지고 있었지만 CMOS 로직 소자로의 동작을 보여주지 못했었다. 연구진은 전자의 스핀이 가지고 있는 평행/반평행 성질을 이용하여 CMOS 로직 소자 동작을 구현하였으며 관련 특허를 국내외에 출원했다. 이번 연구성과는 과학저널인 ‘사이언티픽 리포트(Scientific Reports)’ 紙에 4월 21일(한국시간)자로 온라인 게재되었다. 스핀트랜지스터 기술은 그동안 반도체가 전자의 전하만을 이용할 수 있었던 것에 비해, 전하와 동시에 전자의 스핀을 이용하여 정보를 저장 또는 처리하는 신기술로서, 기존 반도체의 한계를 극복한 비휘발성의 초고속, 초저전력의 전자소자 개발이 가능해진다. 본 연구진에 의해 최초로(2009년 Science紙 게재**) 제안된 이 트랜지스터는, 그러나 실제 회로에 응용하기 위해서 N형, P형 트랜지스터를 모두 구현해야하는 여러 가지 어려움이 있었다. **Control of Spin Precession in a Spin-Injected Field Effect Transistor (Science紙, 2009년 9월 18일) 트랜지스터를 컴퓨터 중앙처리 장치와 같이 실제 로직소자에 응용하기 위해서는 N형(-), P형(+) 트랜지스터를 모두 이용해야하는데 제작과정에 많은 공정과 비용이 필요하다. 특히 스핀트랜지스터는 제작에도 많은 노하우가 필요할 뿐 아니라 N형, P형을 별도로 제작하는 연구는 전무했다. 이번 연구결과는 트랜지스터의 입력부와 출력부를 서로 같은 자화 방향으로 만들거나 서로 반대의 자화 방향으로 만들어 각각 N형과 P형의 기능을 모두 구현함으로써 특별한 도핑과정 없이 두 가지 역할을 모두 수행하는 트랜지스터를 개발한 것이다. 이러한 기술은 향후 상용화가 된다면 세계 수준인 반도체 메모리 기술에 비해 취약한 국내 시스템 반도체(비메모리) 분야에 다양하게 이용될 수 있으며 이 기술이 가진 초고속, 초절전 특성으로 인해 다양한 전자기기, 특히 모바일 기기에 응용될 것으로 기대된다. KIST 구현철 박사는 “현재 스핀트랜지스터 기술은 시작하는 단계에 있지만 이를 이용한 로직소자가 개발되면 전력손실이 거의 없고 초고속으로 작동할 것이다.”라며, “향후 정보처리 소자는 물론 메모리와 로직을 융합한 모바일용 소자에도 응용이 가능할 것이다” 라고 밝혔다. 본 연구는 미래창조과학부(장관 최양희) 지원으로 KIST 기관고유사업과 연구재단 중견연구사업으로 수행되었다. <그림 설명> <그림 1> CMOS 동작을 위한 평행형 (N형기능), 반평행형(P형기능) 스핀 트랜지스터 <그림 2> 스핀 트랜지스터를 이용한 CMOS 소자 (좌) 및 신호 (우). P-형 트랜지스터(우 상단)와 N-형 트랜지스터(우 하단)의 기능을 전자의 스핀을 이용하여 보여주고 있다.

전자의 스핀을 이용하여 저전력 논리 소자 개발 - N형, P형 반도체 기능을 모두 수행하는 스핀 트랜지스터 개발 - 반도체 공정을 획기적으로 줄이면서 비메모리 반도체 분야에 응용 가능 국제전기전자기술자협회(IEEE)를 주축으로 이뤄진 국제 디바이스·시스템(IRDS) 로드맵이 발간한 기술 백서에 따르면 현재 반도체 생산에 활용되고 있는 상보성 금속산화막 반도체(Complementary Metal？Oxide Semiconductor, CMOS*) 공정기술은 2024년을 기점으로 더 이상 발전이 없을 것으로 예상됐다. 따라서 포스트 CMOS와 ‘모어 무어(More Moore)’시대를 열기 위한 연구가 대두되고 있는데, 최근 국내 연구진이 전자의 스핀을 이용하여 현재 반도체 집적회로인 CMOS를 대체할 수 있는 방법을 개발했다고 밝혔다. *CMOS(상보성 금속산화막 반도체) : 집적 회로의 한 종류로, 마이크로프로세서나 SRAM 등의 디지털 회로를 구성하는 데에 이용된다. 양(+)의 전하를 이용하는 P형 트랜지스터(p-MOS)와 음(-)의 전하를 이용하는 N형 트랜지스터(n-MOS)를 동일 칩에 넣어 양자가 상보적으로 동작하도록 하여 전력소모를 낮추는 방식 한국과학기술연구원(KIST, 원장 이병권) 스핀융합연구단 구현철 박사팀은 기존 반도체 기술인 CMOS에서 반드시 필요했던 N형, P형 트랜지스터의 별도 제작 없이, 전자의 스핀특성을 이용하여 두 가지 기능을 모두 수행하는 트랜지스터를 구현하였다. 그동안 스핀트랜지스터는 상당한 잠재력을 가지고 있었지만 CMOS 로직 소자로의 동작을 보여주지 못했었다. 연구진은 전자의 스핀이 가지고 있는 평행/반평행 성질을 이용하여 CMOS 로직 소자 동작을 구현하였으며 관련 특허를 국내외에 출원했다. 이번 연구성과는 과학저널인 ‘사이언티픽 리포트(Scientific Reports)’ 紙에 4월 21일(한국시간)자로 온라인 게재되었다. 스핀트랜지스터 기술은 그동안 반도체가 전자의 전하만을 이용할 수 있었던 것에 비해, 전하와 동시에 전자의 스핀을 이용하여 정보를 저장 또는 처리하는 신기술로서, 기존 반도체의 한계를 극복한 비휘발성의 초고속, 초저전력의 전자소자 개발이 가능해진다. 본 연구진에 의해 최초로(2009년 Science紙 게재**) 제안된 이 트랜지스터는, 그러나 실제 회로에 응용하기 위해서 N형, P형 트랜지스터를 모두 구현해야하는 여러 가지 어려움이 있었다. **Control of Spin Precession in a Spin-Injected Field Effect Transistor (Science紙, 2009년 9월 18일) 트랜지스터를 컴퓨터 중앙처리 장치와 같이 실제 로직소자에 응용하기 위해서는 N형(-), P형(+) 트랜지스터를 모두 이용해야하는데 제작과정에 많은 공정과 비용이 필요하다. 특히 스핀트랜지스터는 제작에도 많은 노하우가 필요할 뿐 아니라 N형, P형을 별도로 제작하는 연구는 전무했다. 이번 연구결과는 트랜지스터의 입력부와 출력부를 서로 같은 자화 방향으로 만들거나 서로 반대의 자화 방향으로 만들어 각각 N형과 P형의 기능을 모두 구현함으로써 특별한 도핑과정 없이 두 가지 역할을 모두 수행하는 트랜지스터를 개발한 것이다. 이러한 기술은 향후 상용화가 된다면 세계 수준인 반도체 메모리 기술에 비해 취약한 국내 시스템 반도체(비메모리) 분야에 다양하게 이용될 수 있으며 이 기술이 가진 초고속, 초절전 특성으로 인해 다양한 전자기기, 특히 모바일 기기에 응용될 것으로 기대된다. KIST 구현철 박사는 “현재 스핀트랜지스터 기술은 시작하는 단계에 있지만 이를 이용한 로직소자가 개발되면 전력손실이 거의 없고 초고속으로 작동할 것이다.”라며, “향후 정보처리 소자는 물론 메모리와 로직을 융합한 모바일용 소자에도 응용이 가능할 것이다” 라고 밝혔다. 본 연구는 미래창조과학부(장관 최양희) 지원으로 KIST 기관고유사업과 연구재단 중견연구사업으로 수행되었다. <그림 설명> <그림 1> CMOS 동작을 위한 평행형 (N형기능), 반평행형(P형기능) 스핀 트랜지스터 <그림 2> 스핀 트랜지스터를 이용한 CMOS 소자 (좌) 및 신호 (우). P-형 트랜지스터(우 상단)와 N-형 트랜지스터(우 하단)의 기능을 전자의 스핀을 이용하여 보여주고 있다.

전자의 스핀을 이용하여 저전력 논리 소자 개발 - N형, P형 반도체 기능을 모두 수행하는 스핀 트랜지스터 개발 - 반도체 공정을 획기적으로 줄이면서 비메모리 반도체 분야에 응용 가능 국제전기전자기술자협회(IEEE)를 주축으로 이뤄진 국제 디바이스·시스템(IRDS) 로드맵이 발간한 기술 백서에 따르면 현재 반도체 생산에 활용되고 있는 상보성 금속산화막 반도체(Complementary Metal？Oxide Semiconductor, CMOS*) 공정기술은 2024년을 기점으로 더 이상 발전이 없을 것으로 예상됐다. 따라서 포스트 CMOS와 ‘모어 무어(More Moore)’시대를 열기 위한 연구가 대두되고 있는데, 최근 국내 연구진이 전자의 스핀을 이용하여 현재 반도체 집적회로인 CMOS를 대체할 수 있는 방법을 개발했다고 밝혔다. *CMOS(상보성 금속산화막 반도체) : 집적 회로의 한 종류로, 마이크로프로세서나 SRAM 등의 디지털 회로를 구성하는 데에 이용된다. 양(+)의 전하를 이용하는 P형 트랜지스터(p-MOS)와 음(-)의 전하를 이용하는 N형 트랜지스터(n-MOS)를 동일 칩에 넣어 양자가 상보적으로 동작하도록 하여 전력소모를 낮추는 방식 한국과학기술연구원(KIST, 원장 이병권) 스핀융합연구단 구현철 박사팀은 기존 반도체 기술인 CMOS에서 반드시 필요했던 N형, P형 트랜지스터의 별도 제작 없이, 전자의 스핀특성을 이용하여 두 가지 기능을 모두 수행하는 트랜지스터를 구현하였다. 그동안 스핀트랜지스터는 상당한 잠재력을 가지고 있었지만 CMOS 로직 소자로의 동작을 보여주지 못했었다. 연구진은 전자의 스핀이 가지고 있는 평행/반평행 성질을 이용하여 CMOS 로직 소자 동작을 구현하였으며 관련 특허를 국내외에 출원했다. 이번 연구성과는 과학저널인 ‘사이언티픽 리포트(Scientific Reports)’ 紙에 4월 21일(한국시간)자로 온라인 게재되었다. 스핀트랜지스터 기술은 그동안 반도체가 전자의 전하만을 이용할 수 있었던 것에 비해, 전하와 동시에 전자의 스핀을 이용하여 정보를 저장 또는 처리하는 신기술로서, 기존 반도체의 한계를 극복한 비휘발성의 초고속, 초저전력의 전자소자 개발이 가능해진다. 본 연구진에 의해 최초로(2009년 Science紙 게재**) 제안된 이 트랜지스터는, 그러나 실제 회로에 응용하기 위해서 N형, P형 트랜지스터를 모두 구현해야하는 여러 가지 어려움이 있었다. **Control of Spin Precession in a Spin-Injected Field Effect Transistor (Science紙, 2009년 9월 18일) 트랜지스터를 컴퓨터 중앙처리 장치와 같이 실제 로직소자에 응용하기 위해서는 N형(-), P형(+) 트랜지스터를 모두 이용해야하는데 제작과정에 많은 공정과 비용이 필요하다. 특히 스핀트랜지스터는 제작에도 많은 노하우가 필요할 뿐 아니라 N형, P형을 별도로 제작하는 연구는 전무했다. 이번 연구결과는 트랜지스터의 입력부와 출력부를 서로 같은 자화 방향으로 만들거나 서로 반대의 자화 방향으로 만들어 각각 N형과 P형의 기능을 모두 구현함으로써 특별한 도핑과정 없이 두 가지 역할을 모두 수행하는 트랜지스터를 개발한 것이다. 이러한 기술은 향후 상용화가 된다면 세계 수준인 반도체 메모리 기술에 비해 취약한 국내 시스템 반도체(비메모리) 분야에 다양하게 이용될 수 있으며 이 기술이 가진 초고속, 초절전 특성으로 인해 다양한 전자기기, 특히 모바일 기기에 응용될 것으로 기대된다. KIST 구현철 박사는 “현재 스핀트랜지스터 기술은 시작하는 단계에 있지만 이를 이용한 로직소자가 개발되면 전력손실이 거의 없고 초고속으로 작동할 것이다.”라며, “향후 정보처리 소자는 물론 메모리와 로직을 융합한 모바일용 소자에도 응용이 가능할 것이다” 라고 밝혔다. 본 연구는 미래창조과학부(장관 최양희) 지원으로 KIST 기관고유사업과 연구재단 중견연구사업으로 수행되었다. <그림 설명> <그림 1> CMOS 동작을 위한 평행형 (N형기능), 반평행형(P형기능) 스핀 트랜지스터 <그림 2> 스핀 트랜지스터를 이용한 CMOS 소자 (좌) 및 신호 (우). P-형 트랜지스터(우 상단)와 N-형 트랜지스터(우 하단)의 기능을 전자의 스핀을 이용하여 보여주고 있다.

전자의 스핀을 이용하여 저전력 논리 소자 개발 - N형, P형 반도체 기능을 모두 수행하는 스핀 트랜지스터 개발 - 반도체 공정을 획기적으로 줄이면서 비메모리 반도체 분야에 응용 가능 국제전기전자기술자협회(IEEE)를 주축으로 이뤄진 국제 디바이스·시스템(IRDS) 로드맵이 발간한 기술 백서에 따르면 현재 반도체 생산에 활용되고 있는 상보성 금속산화막 반도체(Complementary Metal？Oxide Semiconductor, CMOS*) 공정기술은 2024년을 기점으로 더 이상 발전이 없을 것으로 예상됐다. 따라서 포스트 CMOS와 ‘모어 무어(More Moore)’시대를 열기 위한 연구가 대두되고 있는데, 최근 국내 연구진이 전자의 스핀을 이용하여 현재 반도체 집적회로인 CMOS를 대체할 수 있는 방법을 개발했다고 밝혔다. *CMOS(상보성 금속산화막 반도체) : 집적 회로의 한 종류로, 마이크로프로세서나 SRAM 등의 디지털 회로를 구성하는 데에 이용된다. 양(+)의 전하를 이용하는 P형 트랜지스터(p-MOS)와 음(-)의 전하를 이용하는 N형 트랜지스터(n-MOS)를 동일 칩에 넣어 양자가 상보적으로 동작하도록 하여 전력소모를 낮추는 방식 한국과학기술연구원(KIST, 원장 이병권) 스핀융합연구단 구현철 박사팀은 기존 반도체 기술인 CMOS에서 반드시 필요했던 N형, P형 트랜지스터의 별도 제작 없이, 전자의 스핀특성을 이용하여 두 가지 기능을 모두 수행하는 트랜지스터를 구현하였다. 그동안 스핀트랜지스터는 상당한 잠재력을 가지고 있었지만 CMOS 로직 소자로의 동작을 보여주지 못했었다. 연구진은 전자의 스핀이 가지고 있는 평행/반평행 성질을 이용하여 CMOS 로직 소자 동작을 구현하였으며 관련 특허를 국내외에 출원했다. 이번 연구성과는 과학저널인 ‘사이언티픽 리포트(Scientific Reports)’ 紙에 4월 21일(한국시간)자로 온라인 게재되었다. 스핀트랜지스터 기술은 그동안 반도체가 전자의 전하만을 이용할 수 있었던 것에 비해, 전하와 동시에 전자의 스핀을 이용하여 정보를 저장 또는 처리하는 신기술로서, 기존 반도체의 한계를 극복한 비휘발성의 초고속, 초저전력의 전자소자 개발이 가능해진다. 본 연구진에 의해 최초로(2009년 Science紙 게재**) 제안된 이 트랜지스터는, 그러나 실제 회로에 응용하기 위해서 N형, P형 트랜지스터를 모두 구현해야하는 여러 가지 어려움이 있었다. **Control of Spin Precession in a Spin-Injected Field Effect Transistor (Science紙, 2009년 9월 18일) 트랜지스터를 컴퓨터 중앙처리 장치와 같이 실제 로직소자에 응용하기 위해서는 N형(-), P형(+) 트랜지스터를 모두 이용해야하는데 제작과정에 많은 공정과 비용이 필요하다. 특히 스핀트랜지스터는 제작에도 많은 노하우가 필요할 뿐 아니라 N형, P형을 별도로 제작하는 연구는 전무했다. 이번 연구결과는 트랜지스터의 입력부와 출력부를 서로 같은 자화 방향으로 만들거나 서로 반대의 자화 방향으로 만들어 각각 N형과 P형의 기능을 모두 구현함으로써 특별한 도핑과정 없이 두 가지 역할을 모두 수행하는 트랜지스터를 개발한 것이다. 이러한 기술은 향후 상용화가 된다면 세계 수준인 반도체 메모리 기술에 비해 취약한 국내 시스템 반도체(비메모리) 분야에 다양하게 이용될 수 있으며 이 기술이 가진 초고속, 초절전 특성으로 인해 다양한 전자기기, 특히 모바일 기기에 응용될 것으로 기대된다. KIST 구현철 박사는 “현재 스핀트랜지스터 기술은 시작하는 단계에 있지만 이를 이용한 로직소자가 개발되면 전력손실이 거의 없고 초고속으로 작동할 것이다.”라며, “향후 정보처리 소자는 물론 메모리와 로직을 융합한 모바일용 소자에도 응용이 가능할 것이다” 라고 밝혔다. 본 연구는 미래창조과학부(장관 최양희) 지원으로 KIST 기관고유사업과 연구재단 중견연구사업으로 수행되었다. <그림 설명> <그림 1> CMOS 동작을 위한 평행형 (N형기능), 반평행형(P형기능) 스핀 트랜지스터 <그림 2> 스핀 트랜지스터를 이용한 CMOS 소자 (좌) 및 신호 (우). P-형 트랜지스터(우 상단)와 N-형 트랜지스터(우 하단)의 기능을 전자의 스핀을 이용하여 보여주고 있다.

- 나노 자성구조체인 스커미온을 이용한 초저전력 인공지능 반도체 소자 개발 4차 산업혁명의 핵심기술인 인공지능(AI) 반도체 기술 개발 경쟁이 치열하다. AI 기술이 발전하면서 연산능력은 기하급수적으로 늘어남에 따라 초저전력 AI 전용 반도체의 필요성이 급부상하고 있다. 한국과학기술연구원(KIST, 원장 직무대행 윤석진) 차세대반도체연구소 송경미 박사, 주현수 박사, 장준연 소장 그리고 우성훈 박사(현 IBM) 공동연구팀은 소용돌이 모양의 나노 스핀 구조체인 ‘ 스커미온(Skyrmion) : 소용돌이 모양으로 스핀들이 배열되어 형성되는 스핀 구조체 (그림 1. 참조) 스커미온을(Skyrmion)’ 이용하여 차세대 저전력 뉴로모픽(Neuromorphic) 컴퓨팅 : 인간의 두뇌를 구성하는 신경 시스템을 모사한 컴퓨팅 기술이며, 뉴런 소자 (프로세서)와 시냅스 소자 (메모리)가 병렬 구조로 형성되어 있어 방대한 양의 데이터를 매우 낮은 전력으로 처리하는 시스템. 뉴로모픽 컴퓨팅 소자의 핵심 기술을 개발했다고 밝혔다. ‘스커미온’은 소용돌이 모양으로 배열된 스핀 구조체로 특유의 구조적 안정성, 나노미터 수준의 작은 크기 그리고 생성 및 개수 조절이 용이한 장점을 가져 메모리, 논리소자, 통신 소자 등 차세대 전자소자에 적용하기에 매우 유용하다. 더욱이 개개의 스커미온은 각각 고유한 전기 저항을 가져, 스커미온 개수에 따른 저항 변화를 아날로그적으로 조절하고 측정 할 수 있다. 이런 우수한 특성으로 인해 스커미온 기반의 인공 시냅스 소자를 개발에 대한 관심이 높았으나, 스커미온을 전기적으로 제어하는 기술적 어려움으로 인해 현재까지 이론적으로만 예측되었다. KIST 연구진은 신경전달 물질과 동일한 원리로 스커미온의 수를 조절함으로써 시냅스 가중치 : 전기적인 신호를 인접한 뉴런으로 전달하면서 신호 전달 능력 시냅스 가중치를 변화시킬 수 있음에 착안하였다. 그동안 개념적으로만 제안되었던 스커미온 전자소자를 전기적으로 제어하는 방법을 찾아냈으며 이를 기반한 시냅스 소자를 최초로 제작하였다. 기존 시냅스 소자들에 비해 낮은 전압으로도 동작하면서도 높은 내구성을 갖는다. 연구진은 이 인공 시냅스 소자를 이용하여 손글씨 숫자 패턴(MNIST) 인식 학습 : 28×28 픽셀 크기의 0~9사이의 숫자 이미지 데이터 베이스(MNIST)를 이용하는 인식 학습. 총 784개의 픽셀에 저장된 0 ~ 255 사이의 값을 입력(input)층에 있는 각각의 뉴런에서 입력받아 후속 은닉(Hidden) 층과 출력(Output)층에 있는 뉴런에게 신호를 전달하는 체계를 기반으로 한 학습 방법. 손글씨 숫자 패턴(MNIST) 인식 학습을 진행하였을 때, 90%의 높은 인식률을 증명하였다. 기존 인공 시냅스 소자는 이와 유사한 수준의 인식률을 얻기 위해 수십만 번의 반복 학습이 필요했으나, 스커미온 기반 인공 시냅스 소자는 15,000회 학습만으로 달성 가능하여 인식에 필요한 소자의 전력소모를 10배 이상 감소하였다. KIST 송경미 박사는 “기존에 이론으로만 제시되었던 스커미온 기반의 인공 시냅스 소자를 세계 최초로 구현한 연구 결과이며, 전기적으로 제어되는 스커미온의 개수에 따라 시냅스 가중치를 제어함으로써 신경전달물질의 양으로써 시냅스 가중치를 조절하는 인간의 뇌를 가장 밀접하게 모방하였다.”라고 말했다. 또한 KIST 주현수 박사는 “본 연구에서 ‘스커미온’을 활용한 새로운 접근법은 차세대 물질이나 새로운 소자 기반의 뉴로모픽 소자를 새롭게 제시하는 것으로 이 분야 연구에 새로운 방법을 제시한 것으로 시사하는 바가 크다”라고 밝혔다. 본 연구는 과학기술정보통신부(장관 최기영) 지원으로 KIST 주요사업인 차세대반도체연구소 플래그십 과제와 국가과학기술연구회 창의형 융합연구사업, 한국연구재단 인공지능·빅데이터 전략과제로 수행되었다. 본 연구결과는 세계적인 학술지 ‘Nature Electronics’에 3월 16일 (월) 온라인 판에 게재되었다. * (논문명) Skyrmion-based artificial synapse for neuromorphic computing - (제1저자) 한국과학기술연구원 송경미 박사후연구원 - (공저자) 한국과학기술연구원 주현수 선임연구원 - (공저자) 한국과학기술연구원 장준연 책임연구원 - (교신저자) 한국과학기술연구원 우성훈 선임연구원 (현재 IBM 연구원) <그림설명> [그림 1] 스커미언의 모식도. 전자의 스핀이 나선형 모양으로 배열되어 구조적으로 안정하고, 전기적으로 생성, 이동, 소멸 등 제어가 가능 [그림 2] (좌) 페리 자성체(강자성체와 반강자성체의 중간 형태) 에서 형성되는 스커미온의 모식도와 (우) 뇌신경계의 신호 전달 모방을 위한 스커미온 기반의 시냅스 모식도 [그림 3] (좌) 전자 스핀구조체 스커미온의 제어 통한 인공 스냅스 소자의 가중치 변화 모습과 (우) 인공 시냅스 소자의 전체 시냅스 가중치 특성을 나타내는 결과 [그림 4] (좌) 뉴런과 뉴런 사이의 연결강도 (시냅스 가중치)를 스커미온 기반 인공 시냅스로 구현한 모식도 (우) 28 ×28 픽셀로 표현되는 손글씨 패턴 인식 학습을 위한 인공 신경망 [그림 5] 손글씨 이미지(MNIST) 학습 진행에 따른 정확도 개선 결과. 전체 6만개 손글씨 이미지 중 1회 학습에 300개의 이미지씩 패턴 학습 진행 후 정답률 확인. 100회 학습 진행 후 90% 정확도 확보

- 나노 자성구조체인 스커미온을 이용한 초저전력 인공지능 반도체 소자 개발 4차 산업혁명의 핵심기술인 인공지능(AI) 반도체 기술 개발 경쟁이 치열하다. AI 기술이 발전하면서 연산능력은 기하급수적으로 늘어남에 따라 초저전력 AI 전용 반도체의 필요성이 급부상하고 있다. 한국과학기술연구원(KIST, 원장 직무대행 윤석진) 차세대반도체연구소 송경미 박사, 주현수 박사, 장준연 소장 그리고 우성훈 박사(현 IBM) 공동연구팀은 소용돌이 모양의 나노 스핀 구조체인 ‘ 스커미온(Skyrmion) : 소용돌이 모양으로 스핀들이 배열되어 형성되는 스핀 구조체 (그림 1. 참조) 스커미온을(Skyrmion)’ 이용하여 차세대 저전력 뉴로모픽(Neuromorphic) 컴퓨팅 : 인간의 두뇌를 구성하는 신경 시스템을 모사한 컴퓨팅 기술이며, 뉴런 소자 (프로세서)와 시냅스 소자 (메모리)가 병렬 구조로 형성되어 있어 방대한 양의 데이터를 매우 낮은 전력으로 처리하는 시스템. 뉴로모픽 컴퓨팅 소자의 핵심 기술을 개발했다고 밝혔다. ‘스커미온’은 소용돌이 모양으로 배열된 스핀 구조체로 특유의 구조적 안정성, 나노미터 수준의 작은 크기 그리고 생성 및 개수 조절이 용이한 장점을 가져 메모리, 논리소자, 통신 소자 등 차세대 전자소자에 적용하기에 매우 유용하다. 더욱이 개개의 스커미온은 각각 고유한 전기 저항을 가져, 스커미온 개수에 따른 저항 변화를 아날로그적으로 조절하고 측정 할 수 있다. 이런 우수한 특성으로 인해 스커미온 기반의 인공 시냅스 소자를 개발에 대한 관심이 높았으나, 스커미온을 전기적으로 제어하는 기술적 어려움으로 인해 현재까지 이론적으로만 예측되었다. KIST 연구진은 신경전달 물질과 동일한 원리로 스커미온의 수를 조절함으로써 시냅스 가중치 : 전기적인 신호를 인접한 뉴런으로 전달하면서 신호 전달 능력 시냅스 가중치를 변화시킬 수 있음에 착안하였다. 그동안 개념적으로만 제안되었던 스커미온 전자소자를 전기적으로 제어하는 방법을 찾아냈으며 이를 기반한 시냅스 소자를 최초로 제작하였다. 기존 시냅스 소자들에 비해 낮은 전압으로도 동작하면서도 높은 내구성을 갖는다. 연구진은 이 인공 시냅스 소자를 이용하여 손글씨 숫자 패턴(MNIST) 인식 학습 : 28×28 픽셀 크기의 0~9사이의 숫자 이미지 데이터 베이스(MNIST)를 이용하는 인식 학습. 총 784개의 픽셀에 저장된 0 ~ 255 사이의 값을 입력(input)층에 있는 각각의 뉴런에서 입력받아 후속 은닉(Hidden) 층과 출력(Output)층에 있는 뉴런에게 신호를 전달하는 체계를 기반으로 한 학습 방법. 손글씨 숫자 패턴(MNIST) 인식 학습을 진행하였을 때, 90%의 높은 인식률을 증명하였다. 기존 인공 시냅스 소자는 이와 유사한 수준의 인식률을 얻기 위해 수십만 번의 반복 학습이 필요했으나, 스커미온 기반 인공 시냅스 소자는 15,000회 학습만으로 달성 가능하여 인식에 필요한 소자의 전력소모를 10배 이상 감소하였다. KIST 송경미 박사는 “기존에 이론으로만 제시되었던 스커미온 기반의 인공 시냅스 소자를 세계 최초로 구현한 연구 결과이며, 전기적으로 제어되는 스커미온의 개수에 따라 시냅스 가중치를 제어함으로써 신경전달물질의 양으로써 시냅스 가중치를 조절하는 인간의 뇌를 가장 밀접하게 모방하였다.”라고 말했다. 또한 KIST 주현수 박사는 “본 연구에서 ‘스커미온’을 활용한 새로운 접근법은 차세대 물질이나 새로운 소자 기반의 뉴로모픽 소자를 새롭게 제시하는 것으로 이 분야 연구에 새로운 방법을 제시한 것으로 시사하는 바가 크다”라고 밝혔다. 본 연구는 과학기술정보통신부(장관 최기영) 지원으로 KIST 주요사업인 차세대반도체연구소 플래그십 과제와 국가과학기술연구회 창의형 융합연구사업, 한국연구재단 인공지능·빅데이터 전략과제로 수행되었다. 본 연구결과는 세계적인 학술지 ‘Nature Electronics’에 3월 16일 (월) 온라인 판에 게재되었다. * (논문명) Skyrmion-based artificial synapse for neuromorphic computing - (제1저자) 한국과학기술연구원 송경미 박사후연구원 - (공저자) 한국과학기술연구원 주현수 선임연구원 - (공저자) 한국과학기술연구원 장준연 책임연구원 - (교신저자) 한국과학기술연구원 우성훈 선임연구원 (현재 IBM 연구원) <그림설명> [그림 1] 스커미언의 모식도. 전자의 스핀이 나선형 모양으로 배열되어 구조적으로 안정하고, 전기적으로 생성, 이동, 소멸 등 제어가 가능 [그림 2] (좌) 페리 자성체(강자성체와 반강자성체의 중간 형태) 에서 형성되는 스커미온의 모식도와 (우) 뇌신경계의 신호 전달 모방을 위한 스커미온 기반의 시냅스 모식도 [그림 3] (좌) 전자 스핀구조체 스커미온의 제어 통한 인공 스냅스 소자의 가중치 변화 모습과 (우) 인공 시냅스 소자의 전체 시냅스 가중치 특성을 나타내는 결과 [그림 4] (좌) 뉴런과 뉴런 사이의 연결강도 (시냅스 가중치)를 스커미온 기반 인공 시냅스로 구현한 모식도 (우) 28 ×28 픽셀로 표현되는 손글씨 패턴 인식 학습을 위한 인공 신경망 [그림 5] 손글씨 이미지(MNIST) 학습 진행에 따른 정확도 개선 결과. 전체 6만개 손글씨 이미지 중 1회 학습에 300개의 이미지씩 패턴 학습 진행 후 정답률 확인. 100회 학습 진행 후 90% 정확도 확보